#### 論 文

# 携帯電話向けカメラモジュール用 AFE の開発

Analog Front End for Camera Modules for Cellular Phones

谷 仁*1	藤本義	。 久*1 丸山	正彦*2	赤田博之*2
Hitoshi Tani	Yoshihisa F	Fujimoto Masahiko	Maruyama	Hiroyuki Akada
小川	広 明* <sup>2</sup>	飯塚邦 彦*1	宮本邪	推之*1
Hiroak	i Ogawa	Kunihiko lizuka	Masayuki N	liyamoto

## 要 旨

携帯電話向けカメラモジュールの高画質化及び低消費電力化を実現するアナログ・フロントエンド(AFE)を開発した。主な特長は、独自の高精細ゲイン制御技術と低消費電力化回路技術を有することである。AFEの主要ブロックである可変ゲイン増幅器(VGA)において、負帰還と共に正帰還を有するスイッチトキャパシタ(SC)回路を適用することにより、ゲインレンジ0~24dB,ゲインステップ0.094dBを実現した。また、上記SC回路のスイッチ動作を工夫することにより、消費電力を30%削減した。本稿では、VGAのゲイン制御技術及び低消費電力化技術について解説する。

The authors have developed an Analog Front End (AFE), which enables camera modules for cellular phones to achieve higher picture quality and lower power consumption.

This paper describes circuit design technique for high accuracy gain control and low power consumption, which are key features of the AFE. One of its main blocks is a Variable Gain Amplifier (VGA) composed of a new Switched Capacitor (SC) circuit with both positive and negative feedback, which enables the VGA to achieve a gain range from 0 to 24 dB and a gain step of 0.094 dB. A new switching operation for SC circuit reduces the power consumption by 30 percent.

## まえがき

近年,ディジタルスチルカメラ,ビデオカメラ, PDAなどで幅広く利用されるCCD/CMOSイメージセンサの市場は世界規模に拡大している。特に携帯電話 用カメラモジュールは需要の伸びが著しく,高画素 化,高画質化,小型化,低消費電力化などの開発競争 が激しい。当社は2000年11月に11万画素CMOSイ メージセンサを内蔵した携帯電話を発売以降,これまで携帯電話用カメラモジュールの開発に積極的に取り 組んできた。

今回,我々は高画質化及び低消費電力化を実現する 携帯電話用カメラモジュールのアナログ・フロントエ ンド(AFE: Analog Front End)の開発を行った。AFE には主要ブロックである可変利得増幅器(VGA: Variable Gain Amplifier)があり,出力信号レベルを一定に 保つために入力信号レベルの変化に応じて利得(ゲイン)を調整する役割を担っている。VGA はカメラモジュールの高画質化に伴い,高精度のゲイン制御が要求されるため、今回独自のスイッチトキャパシタ(SC)回路を開発、適用した。また、カメラモジュールの高画素化に伴い、VGA は高速に動作して消費電力が増大するため、SC 回路の低消費電力化技術を開発、適用し、従来のVGA と比べて消費電力を30%削減した。

以下に,AFEの概要,VGAの低消費電力ゲイン制 御技術及び低消費電力SC回路技術について述べる。

#### 1. アナログ・フロントエンド (AFE)

図1にCCDカメラモジュールのAFEと周辺ブロックを示す。AFEの主要ブロックとして、信号の低周波



図1 CCD カメラモジュールのアナログ・フロントエンド Fig. 1 AFE for CCD camera modules.

ノイズを除去する相関二重サンプリング (CDS: Correlated Double Sampling) 回路,可変利得を有する VGA, アナログ信号をディジタル信号へ変換するア ナログ・ディジタル変換器 (ADC: Analog-to-Digital Converter) がある。また,周辺ブロックとして,ディ ジタル信号を高速に処理するディジタル信号プロセッ サ (DSP: Digital Signal Processor),ディジタル信号を アナログ信号へ変換するディジタル・アナログ変換器 (DAC: Digital-to-Analog Converter) がある。

AFEでは、CCDからのアナログ信号をCDS 回路に てノイズ除去し、VGA にてDSP からのゲイン設定信 号に応じて増幅した後、ADC にてディジタル信号へ 変換する。DSP のゲイン設定信号は8 ビットである。 また、黒レベル信号を最適化するために、DSPからの 制御信号がDACを通って VGA の入力へ負帰還する。

## 2. 可変利得增幅器(VGA)

今回開発したVGAは2段構成であり,VGAの前段 (VGA1)及び後段(VGA2)の回路をそれぞれ図2, 図3に示す<sup>1)</sup>。両図に示すように,VGAの回路はス イッチ,キャパシタ,演算増幅器(OPAMP)から構 成されるSC回路である。演算精度の劣化を低減する ために,OPAMPを2段構成にしてDCゲインを高く した。以下に,低消費電力ゲイン制御技術及び低消費 電力SC回路技術について解説する。

#### 2・1 低消費電力ゲイン制御技術

ゲイン仕様は VGA1 がレンジ0~18dB,ステップ 6dB,VGA2 がレンジ0~6 dB,ステップ0.094dB で あり,特にVGA2において高精度のゲイン制御が要求 される。DSP のゲイン設定信号は VGA1 が2 ビット, VGA2 が6 ビットである。図2に示すように,VGA1 では OPAMP の入出力端子間に接続されるフィード バックキャパシタの容量を可変にすることでゲインを 決定する。一方,精細なゲインステップが要求される VGA2 では、負帰還 (negative feedback)と正帰還 (positive feedback)を併用する独自の構成を用いるこ とで,デシベルスケールのゲイン (デシベルゲイン)



C<sub>am</sub> vinp 図 3 VGA2 回路

Fig. 3 VGA2 circuit.

を実現する。以下,2・1・1では従来技術について, 2・1・2では独自技術について説明する。

## 2・1・1 従来技術

デシベルゲインを制御するための理論について説明 する。式(1)は指数関数の一次近似式である。

$$e^{2x} \sim \frac{1+x}{1-x} \tag{1}$$

そして, VGA においてサンプリングするキャパシ タと帰還経路に用いるキャパシタの容量比をこの一次 近似式に等しくすることにより,指数関数的に変化す るゲインを線形に変化するキャパシタを用いて実現で きる。以下にこの理論を実現する回路技術について解 説する。

従来の VGA 回路を図4 に示す<sup>2)</sup>。入力信号をサン プリングする可変キャパシタの容量を (Ca+Cx), 帰 還経路に用いる可変キャパシタの容量を (Ca-Cx) に 設定することで,この増幅器のゲインGは式(2) に 示すことができる。ただし, Ca > Cx である。

$$G = \frac{Ca + Cx}{Ca - Cx} = \frac{1 + Cx/Ca}{1 - Cx/Ca}$$
(2)

従って,式(1),(2)よりゲイン*G*は指数関数的 に変化する。

しかし、今回の仕様に対していくつかの課題がある。低消費電力化, kTCノイズの低減,回路のコンパクト化が挙げられる。



図4 従来の VGA 回路 Fig. 4 Conventional VGA circuit.

## 2・1・2 独自技術

上記課題を解決するための回路が図3である。この 回路の特徴は、ホールドフェーズにおいて負帰還経路 を形成するキャパシタCap、Camに加えて、正帰還経 路を形成し、ラダー型のSCで構成される可変キャパ シタCxp、Cxmを有することである。負帰還と正帰還 を併用することにより、ゲインGは従来技術と同様、 式(2)に示す指数関数近似式で表すことができ(た だし、Cap = Cam = Ca、Cxp = Cxm = Cx、Ca > Cx)、 デシベルゲインを有するVGAを実現できる。また、従 来と比べて、利得帯域幅の改善及びkTCノイズの低減 を実現できる。従来回路と新規回路の帰還定数につい てそれぞれ式(3)、(4)に示す。

$$\beta con. = \frac{Ca - Cx}{2Ca} = \frac{1 - Cx/Ca}{2} \qquad (3)$$

$$\beta pro. = \frac{Ca - Cx}{Ca + Cx} = \frac{1 - Cx/Ca}{1 + Cx/Ca} \qquad (4)$$

利得帯域幅は帰還定数の大きさに比例するので,式 (3),(4)より,同一のOPAMPを用いる場合に利 得帯域幅が改善することがわかる。また,従来回路と 新規回路のkTCノイズについて出力換算した式をそ れぞれ式(5),(6)に示す。

$$\overline{\mathcal{V}}^{2}con. = 2 \frac{2kTCa}{(Ca - Cx)^{2}} \tag{5}$$

$$\overline{V}^{2} pro. = 2 \frac{kT(Ca + Cx)}{(Ca - Cx)^{2}}$$
(6)

ただし, kはボルツマン定数, Tは絶対温度である。 式(5),(6)より kTC ノイズが低減することがわか る。

利得帯域幅,スイッチの熱ノイズ,キャパシタ容量 の総和について両回路の比較を表1に示す。ただし, *Ca*=3×*Cx*,かつ電流の大きさは等しいものとする。 ここで,利得帯域幅に着目すると,新規回路は従来よ りも帯域幅が1.5倍大きい。よって,新規回路はより 少ない電流量で従来と同じ帯域幅を実現できるため消 費電力を削減できる。また,スイッチの熱ノイズが約 30%低減することにより,新規回路はキャパシタサイ ズを約30%小さくできるため回路面積を削減できる。 本VGAの特長をまとめると,(1)デシベルゲインを 簡単な構成で実現できる,(2)低消費電力化,回路 のコンパクト化が可能である,以上が挙げられる。

表 1 VGA 性能比較

Table 1 Comparison of VGA performance.

	conventional	proposed
Bandwidth	∞1/3	$\infty 1/2$
Switch noise	9kT/Ca	6kT/Ca
Total capacitance	4Ca	2.66Ca

### 2·2 低消費電力SC回路技術

2 段演算増幅器を用いたSC増幅器 (SCA: Switched Capacitor Amplifier)の低消費電力化回路技術を開発した。そして、 $2 \cdot 1 \cdot 2$ 記載のVGAに適用することにより、消費電力を30%削減した。以下に、SCAの回路設計における従来技術及び開発した独自技術について説明する。

## 2・2・1 従来技術

従来のSCA回路を図5に示す<sup>3)</sup>。この図はホールドフェーズ時の回路である。サンプリングフェーズにおいてキャパシタC<sub>s</sub>にサンプリングされた入力信号VINは、ホールドフェーズにおいてキャパシタC<sub>s</sub>と帰還路のキャパシタC<sub>F</sub>の比 $C_{g}C_{F}$ で2段OPAMPにより増幅される。そして、それと同時にOPAMPは負荷キャパシタC<sub>L</sub>を充電するので、OPAMPには非常に大きな負荷が生じることとなる。また、サンプリングフェーズでは後段の演算増幅器(2nd OPAMP)は演算処理をしていないにもかかわらず電力を消費してしまうことから、いずれのフェーズにおいても改善すべき課題がある。

# 2・2・2 独自技術

上記課題を解決するための新規回路を図6に示す<sup>4</sup>)。 この回路の特徴は前段の演算増幅器(1st OPAMP)と 2nd OPAMPの間に設けたスイッチ(SW1)である。こ のスイッチはサンプリングフェーズでオフ,ホールド フェーズでオンの状態になる。また,負荷キャパシタ  $C_L$ に接続するスイッチはSW1と逆相で動作する。こ れにより,サンプリングフェーズでは入力信号VINが キャパシタ $C_s$ にサンプリングされ,それと同時に前 ホールドフェーズで増幅した信号が2nd OPAMPと位



図5 従来の SCA 回路 Fig. 5 Conventional SCA circuit.



図 6 新規 SCA 回路 Fig. 6 Proposed SCA circuit.

相補償キャパシタ $C_c$ とによって保持されると同時に 負荷キャパシタ $C_L$ に充電される。一方,ホールド フェーズでは前サンプリングフェーズにて $C_s$ にサン プリングされた信号が2段OPAMPにより増幅される が,2nd OPAMPと $C_L$ は接続されない。よって,入力 信号の増幅と負荷キャパシタへの充電が異なるタイミ ングで行われ,その結果2段OPAMPの負荷を大きく 削減できる。

また、従来と比べて、利得帯域幅とスルーレートを 改善することができる。それぞれについて両回路の比 較を**表2**に示す。ただし、 $C_s = C_F = C_L = C_c$ , かつ電 流の大きさは等しいものとする。また、gm<sub>2</sub>は 2nd OPAMPのトランスコンダクタンス、I<sub>2</sub>は 2nd OPAMP の電流の大きさである。**表2**より、新規回路は従来よ りも利得帯域幅が2倍、スルーレートが5倍それぞれ 大きい。よって、新規回路はより少ない電流量で従来 と同じ利得帯域幅及びスルーレートを実現できるため 消費電力を削減できる。

表 2	SCA 性能比較
-----	----------

Table 2 Comparison of SCA performance.

	conventional	proposed
Bandwidth	$\frac{gm_2}{2CL}$	$\frac{gm_2}{C_L}$
Slew rate	$<\frac{2I_2}{5C_L}$	$<\frac{2I_2}{C_L}$

# 3. VGA 仕様

新規SCAを適用したVGAの試作チップを**写真1**に 示す。サイズは0.49×0.49mm<sup>2</sup>である。試作は MIM キャパシタと4層メタル構造を適用した0.25 μ m標 準 CMOS プロセスを用いた。



写真1 試作チップ Photo1 Test chip.

表3に今回開発したVGAの仕様を示す。ゲインは 要求仕様を満たしており、また微分非線形性(DNL) 誤差が±1LSB以内であるためミッシングコードがな いことが保証される。消費電力については新規SCA を適用しないときと比較して30%の削減を実現した。

表 3 VGA 仕様 Table 3 Specifications of VGA.

Sampling rate	18 MHz	
VGA gain range	0 to 24 dB	
VGA gain step	0.0939 dB	
VGA gain linearity (DNL)	0.63 LSB	
Power consumption	18.7 mW @3.1V	
(w/o proposed SCA)	(26mW)	

# むすび

携帯電話用カメラモジュールのAFEを開発し,モ ジュールの高画質化及び低消費電力化の実現に貢献し た。今後も携帯電話用カメラモジュールの高画素化, 高画質化が進むと考えられるため,AFEのさらなる 低消費電力化,高速動作化を実現する新規技術開発を 進める。

## 謝辞

本開発にあたり,多大なご指導とご協力を頂きました IC 事業本部要素技術開発センター,技術本部デバイス技術研究所の関係各位に深く感謝致します。

## 参考文献

- Y. Fujimoto, K. Iizuka, M. Miyamoto et al., "A Switched-Capacitor Variable Gain Amplifier for CCD Image Sensor Interface System", European Solid-State Circuits Conference (2002).
- K. Nakamura, S. Decker et al., "A CMOS Analog Front-End Chip-Set for Mega Pixel Camcorders", ISSCC Digest of Technical Papers, pp.190-191 (Feb. 2000).
- L. Singer and T. Brooks, "A 14-bit 10-MHz calibration-free CMOS Pipelined A/D converter", IEEE Symposium VLSI Circuits, pp.94-95 (1996).
- H. Tani, Y. Fujimoto, M. Miyamoto et al., "A Low Power Sample-and-Hold Amplifier", European Solid-State Circuits Conference (2003).

(2003年9月30日受理)