

1ビットオーディオ

1Bit Audio

増田 清*
Kiyoshi Masuda

早瀬 徹*
Tohru Hayase

佐藤 昭治*
Shohji Satoh

要 旨

従来、アナログオーディオ信号をデジタル化する場合、PCM方式によるマルチビット符号化が主流であった。これに対し、 $\Delta\Sigma$ 変調技術を用いた『高速標準化1ビット信号』がオーディオに有効な信号として注目を集めている。

本稿では1ビット信号の考え方、およびこの信号を生成する Δ 変調アルゴリズム/ $\Delta\Sigma$ 変調アルゴリズムの考え方を概説し、これを増幅回路に応用した1ビットアンプの動作原理について、“SM-SX100”のブロック図をもとに技術解説する。

“Delta Sigma modulated high speed sampled 1bit signal” attracts much attention as a promising alternative to multi-bits coded signal of PCM (Pulse Code Modulation), which is commonly used for A/D conversion of audio signal processing.

This paper introduces the concept of Delta Sigma modulated 1bit signal and algorithm of Delta Sigma modulation, then surveys the difference between Delta Sigma modulation and Delta modulation. The principle of “1bit amplifier” operation is also described in reference to the block diagram of “SM-SX100”.

まえがき

デジタルオーディオの代表である『CD』に対して、そのフォーマットの限界が、ここ数年議論されてきた。現在、これに代わる次世代オーディオメディアが市場を賑わし始め、新しいフォーマットや符号化方式についての関心が高まりつつある。

本稿では、オーディオ信号符号化技術の中で注目を集めている『高速標準化1ビット符号化技術($\Delta\Sigma$ 変調技術)』の原理を解説し、これを応用して開発した

『1ビットアンプ』の概要を報告する。

1. デジタルオーディオ符号化技術

1.1 代表的な符号化方式とその特性

アナログオーディオ信号をデジタル符号化する方法としては、PCM方式が最も一般的である。これは、入力信号を伝送すべき周波数帯域の2倍以上の周波数でサンプリングし、これをマルチビットに量子化する方法である。つまり、このPCM方式では、符号化しようとする情報に対して、『サンプリング周波数 F_s 』が周波数帯域($F_s/2$)を、『量子化ビット数』がダイナミックレンジを決定する。

この2つのパラメータが伝送領域を一義的に決定する符号化とは別に、情報理論の立場から、『単位時間当たりの平均情報量』により、伝送領域を決める符号化方式がある。

この一つの方法が $\Delta\Sigma$ 変調を応用した『高速標準化1ビット符号化』方式である。量子化ビット数は1ビットの2値しかもたないが、サンプリング周波数を充分高くすることにより、ダイナミックレンジを確保した伝送領域を得る。

2つの方式を比較した場合、PCM方式では量子化ビット数、すなわち『電圧分解能』がダイナミックレンジを一義的に決定しているのに対し、1ビット符号化方式では、『時間分解能』を上げて、目的のダイナミックレンジを自由度をもって決定することができる。

1.2 1ビット符号化技術の応用展開

この技術は既にAD/DA変換デバイスの分野で応用されており、アナログ信号とマルチビット信号の中間のプロセスで『 $\Delta\Sigma$ 変調』が行なわれていることはよく知られている。

さらに『1ビット信号』が『マルチビット信号』より『アナログ信号』に近い符号化プロセスであることから、オーディオ信号の記録/再生フォーマットに有効であることが検証され、昨年1ビット信号の記録メディアの1つの方式である スーパーオーディオ

* AVシステム事業本部 オーディオ事業部
NBプロジェクトチーム

言い換えると、積分器の出力が継続的に『正』であるということは入力信号の振幅が大きいことを意味し、『1』に符号化される頻度が多くなる。同様に、積分器の出力が継続的に『負』であるということは入力信号の振幅が小さいことを意味し、『0』に符号化される頻度が多くなる。このような $\Delta\Sigma$ 変調の動作により『振幅に対応した2値符号』を得ることができる。

従ってこの2値符号を2つの電圧（例えば + E₀、- E₀）に対応させておけば、この電圧信号をローパスフィルタに通すことによって、元のアナログ信号を復元することができる。

2・3 7次 $\Delta\Sigma$ 変調回路とデバイス化

一般的に量子化器には、入力される信号と量子化される値との差が量子化誤差 N_qとして付加され、この N_qは伝送する帯域に一樣に分布する。

一方、**図1**の『1次 $\Delta\Sigma$ 変調』アルゴリズムにおいて、入力信号を X、出力信号を Y、量子化器 Q に付加されるノイズを N_qとして各ブロックの入出力を式で表すと、

a) 積分器 [] に入力される信号：

$$X - Y \cdot z^{-1}$$

b) 積分器 [] の伝達関数：

$$1 / (1 - z^{-1})$$

c) 積分器 [] の出力：

$$(X - Y \cdot z^{-1}) / (1 - z^{-1})$$

d) 量子化器 Q の出力：

$$(X - Y \cdot z^{-1}) / (1 - z^{-1}) + N_q$$

となる。（但し、z は z 変換パラメータ）

この d) の量子化器 Q の出力は本アルゴリズムの出力そのものであるから、

$$Y = (X - Y \cdot z^{-1}) / (1 - z^{-1}) + N_q \quad \dots\dots\dots (式1)$$

となり、これを Y についてまとめると、

$$Y = X + N_q \cdot (1 - z^{-1}) \quad \dots\dots\dots (式2)$$

という式で表される。

従ってこの『1次 $\Delta\Sigma$ 変調』アルゴリズムの出力(式2)に現れる誤差ノイズは、 $N_q \cdot (1 - z^{-1})$ となる。この $(1 - z^{-1})$ は微分回路の伝達関数であり、伝送帯域に一樣に分布する N_q が微分回路のハイパス性により、その低域成分が減衰した形になる。

即ち $\Delta\Sigma$ 変調により1ビット信号を生成した場合、量子化誤差成分は高域にシフトした分布となる。

これは『ノイズシェーピング』として知られており、目的とする周波数帯域（例えば可聴帯域）の量子化ノイズを低減するのに使われる。また**図1**を用いて『1次 $\Delta\Sigma$ 変調』の動作を説明したが、この $\Delta\Sigma$ 変調




図3 $\Delta\Sigma$ 変調次数と量子化ノイズ分布
Fig. 3 Number of order, and noise shaping.




図4 7次 $\Delta\Sigma$ 変調アルゴリズム
Fig. 4 7th order $\Delta\Sigma$ modulation algorithm.



写真1 7次 $\Delta\Sigma$ 変調1チップLSI
Photo1 7th order $\Delta\Sigma$ modulation 1-chip LSI.

の次数を上げることにより、微分回路 $(1 - z^{-1})$ の次数も上がり、量子化ノイズの低減効果が增大することはよく知られている。（**図3**）

今回、1ビット信号を生成するのに用いた回路は**図4**に示す『7次 $\Delta\Sigma$ 変調アルゴリズム』を回路化したもので、強力なノイズシェーピングを行い、可聴帯域で広いダイナミックレンジの確保を実現している。

但し**図4**において、アルゴリズム出力 Y は入力側に負帰還がかけられた表現をとっているが、実際の LSI チップでは

- ① OUTPUT 信号 Y を取り出す端子
- ② 負帰還入力を接続する端子




図5 発振回避時の量子化ノイズ分布
Fig. 5 Noise shaping at avoidance of extraordinary condition.



写真2 1ビットアンプ“SM-SX100”
Photo 2 1bit amplifier“SM-SX100”.




図6 1ビットアンプSM-SX100ブロックダイアグラム
Fig. 6 1bit amplifier“SM-SX100”block diagram.

が設けられており、この負帰還ループを形成する①②間は内部では接続されていない。

この①②を外部で直接接続することにより、単独で1ビット信号を生成することはもちろんのこと、①の1ビット出力端子にスイッチング増幅回路を接続することにより、高電圧の1ビットパルスを生成することができる。同時に、この出力段の情報を②の負帰還端子にフィードバックすることにより、増幅機能をもつ $\Delta\Sigma$ 変調動作を実現している。このアルゴリズムを1チップ化した『7次 $\Delta\Sigma$ 変調LSI』を写真1に示す。

また3次以上の $\Delta\Sigma$ 変調回路は入力信号の振幅が増大すると発振する（出力が固定する）現象がみられる。例えば3次 $\Delta\Sigma$ 変調アルゴリズムにおいて、1ビット量子化器を『可変利得をもつ増幅器』と解釈して伝達関数を導くと以下の式になる。

$$Y = X \cdot g z^3 / \{ z^3 - \alpha(1-g)z^2 + \alpha(1-g)z - (1-g) \}$$

..... (式3)

(但し、gは可変利得をもつ増幅器のゲイン)

この3次のアルゴリズムで発振するのは、上記伝達

関数の分母多項式を零にする[z]の値、すなわち『極』が、利得gの変動（積分器出力の増大）に伴い、z平面上の単位円の外に出てしまうためである。（伝達関数が安定であるため必要十分条件：z平面上の単位円の円周上とその外部に『極』をもたない）

一般に、3次以上の構成で1ビット信号を生成する場合は、上記と同様の理由で動作が不安定となる。

本LSIでは3次以降の積分器出力が一定値を越えないように、図4の7つの積分回路[Integrator]のうち、3～7段目の積分出力に振幅リミッタ(図示せず)が作用する構成をとっている。この回路動作により、アルゴリズムは7次 $\Delta\Sigma$ 変調から2次 $\Delta\Sigma$ 変調にスムーズに移行し、致命的な発振状態が回避されるように設計されている。(図5)

3. 増幅回路への応用：1ビットアンプ

3・1 基本ブロックと動作原理

増幅回路の中には、いわゆる『D級アンプ』に分類

される方式があり，これは定電圧をスイッチングして，ON時間を制御することにより音声信号を増幅する。このスイッチングを制御する信号には時間軸方向にアナログ的な幅を持つ『PWM信号』が用いられるのが一般的である。

このD級アンプの動作原理を発展させ，スイッチングを制御する信号に前述の7次 $\Delta\Sigma$ 変調1ビット信号を適用したのが『1ビットアンプ』である。

『1ビットアンプ』の代表例として，『SM-SX100』の外観を写真2に，基本ブロック図を図6に示す。このブロック図上，増幅動作の核となるのは『1ビットアンプ信号処理回路』で，

- 7次 $\Delta\Sigma$ 変調1bit信号生成回路
- デジタルドライバ回路
- 電力スイッチング回路
- ローパスフィルタ回路

の4個のブロックから構成されている。

において，入力された信号は，約2.8MHz(64fs)で高速サンプリングする $\Delta\Sigma$ 変調回路により，入力情報を直接符号化した『1ビット信号列』が生成される。(前述7次 $\Delta\Sigma$ 変調LSI)

電力スイッチング回路では，この1ビット信号を制御信号として，定電圧電源を水晶精度のタイミングでON/OFFする。このPower MOS-FETで構成されたフルブリッジ回路を高速で動作させるために，デジタルドライバ回路が，遅延を最小限に押さえた駆動制御を行なう。

電力スイッチング回路には定電圧が供給されるが，この電源に含まれる変動ノイズ，および電力スイッチング時の誤差成分は，その出力部に含まれてくる。そこで，この出力部の情報を『7次 $\Delta\Sigma$ 変調1bit信号生成回路』にトータル遅延100nsec以内で負帰還する『 $\Delta\Sigma$ ダイナミックフィードバック』ループを設け，上記変動ノイズおよび誤差成分を実時間で補正する。このフィードバック動作により，電源変動等に影響されることなく『入力信号に忠実な電力増幅』を実現している。

最終段のローパスフィルタ回路においては，電圧変換されたスイッチング信号から100kHzまでの成分を取り出し，スピーカ駆動用のアナログ信号として出力する。

なお出力レベルの調整は通常の増幅器と同様，入力側の信号をボリュームコントロールすることにより実現している。これはアナログ信号はもちろんのこと，1ビット信号に対しても波高値をボリュームコントロールすることにより，1ビット信号に内包されるアナログ情報の振幅を増減し，結果として出力レベルが制御される。

3・2 1ビットアンプの特長

以上のように，1ビットアンプは従来のアナログ増幅回路とは観点の異なった増幅原理により，可聴帯域内でのS/Nを確保し，広帯域化を図ったオーディオ増幅を実現している。




図7 スピーカ出力 対 消費電力比較
Fig. 7 Speaker output vs power consumption.




図8 不要輻射 (ACケーブル/スピーカケーブル)
Fig. 8 Undesirable radiation. (AC cable and speaker cable)

また、スイッチング動作により電力変換を行うことで、従来のアナログアンプと比較し、通常使用時の電力消費を約 1/2 に、増幅部での発熱量を約 1/5 に低減している。オーディオソースの高忠実再生とともに、省エネルギー化とコンパクト&ハイパワー化を両立させている。(図7)

一方、スイッチング動作による電力増幅においては、ノイズ抑圧対策が不可欠となる。ここで紹介した“SM-SX100”では、特に電源ラインノイズおよび不要輻射に対して、回路上の対応(コアリング、回路ループの最小化)/構造上の対応(銅板、銅板による2重シールド)の両面から行い、各国の輻射基準をクリアしている。(図8)

また、“SM-SX100”の入力端子には、アナログ3系統/デジタルオーディオインタフェース4系統のほかに、独自仕様の1ビット信号入力端子が設けられている。これは、当社製のSACDプレーヤと直接1ビット信号で接続するための端子で、不正コピー対策として、プレーヤと相互に対象認識を行なった上で、1ビット信号の受け渡しを行なう仕様としている。またデジタルオーディオインタフェースからのマルチビット信号は、一旦1ビット信号に変換した後、7次 $\Delta\Sigma$ 変調回路に入力するプロセスをとっている。

むすび

以上のように、1ビット技術はオーディオ分野へ有効な応用要素をもつが、特に増幅回路への応用は

次世代デジタル音楽メディアに対応した基本性能の確保。

スイッチング増幅の特質である大幅な省エネルギー化。

放熱機構の簡素化による小型化。

等、従来のアンプとは発想を異にした特長を持ち合わせている。この技術をオーディオ商品群に不可欠な『増幅回路に展開していく基幹技術』と位置づけ、ハイファイオーディオを始め、ゼネラルオーディオ、ポータブルオーディオ、AV、カーオーディオ、パソコンに至るまで幅広く応用を図っていく。

また伝送/通信分野においても、1ビット信号の応用が考えられ、『ネットワークへ直結できるオーディオアンプ』として、さらに用途展開が広がるものと期待している。

謝辞

本技術を実用化開発するにあたり、基本原理から応用構想にいたるご指導、ご助言を賜りました早稲田大学の山崎芳男教授をはじめ、関係各位に深く感謝致します。

参考文献

- 1) 山崎芳男；高速1bit処理による量子化雑音の適応スペクトル制御”，音響学会講演論文集 pp521-522 (Oct.1993)
- 2) 大賀敏郎 山崎芳男 金田豊；音響システムとデジタル処理”，電子情報通信学会編 コロナ社(1995)

(2000年6月7日受理)