SHARP ホームへ戻る
English Chinese 検索
電子デバイス
ホーム > 電子デバイストップ > 技術情報 > IC関連:パッケージ > CSP(Chip Size Package)
技術情報
技術情報
液晶関連
IC関連
イメージセンサ(CCD/CMOS
カメラモジュール)
イメージセンサとは
信号の伝達イメージ
CCD/CMOSイメージセンサの比較
CCD/CMOSイメージセンサのシステム構成例
CCDイメージセンサの種類
携帯電話カメラ用CCD
イメージセンサ比較
CMOSイメージセンサの種類
CMOSイメージセンサの比較
パッケージ
CSP(Chip Size Package)
LGA(Land Grid Array Packege)
SiP(System in Package)
SOF
電子部品関連
Technical Journal
[電子デバイス版]
パッケージ CSP
LGA(Land Grid Array Packege)
 
CSP(Chip Size Package)

CSPは、ハンダボールを裏面に配置したエリアアレイ端子構造をもつ、チップサイズに近い外形寸法を実現したチップサイズパッケージです。弊社独自の高密度実装技術を採用しており、携帯電話、デジタルカメラなどの携帯機器の小型化に貢献します。

FBGA(CSP)
特長
小型/軽量化
チップサイズに近いパッケージサイズと軽量化を実現しました。
高信頼性
従来のプラスチックパッケージと同等の信頼性を確保しました。
実装性
従来の実装設備で対応可能です。さらに既存のSOPやQFPと混載が可能 です。
端子ピッチ
0.8 mm 0.65 mm 0.5 mm 0.4mm
最大端子数
352
(16mm×16mm)
352
(16mm×16mm)
372
(16mm×16mm)
264
(10mm×10mm)
呼び寸法
6mm×6mm 〜 16mm×16mm 5mm×5mm
〜10mm×10mm
断面
構造例
断面構造例
ウェーハレベルCSP

ウェーハレベルCSP(WL-CSP)は、IC素子が完成した状態のウェーハに直接パッケージ処理を行って製造するCSPです。

特長
小型/
軽量化
ICとほぼ同等のパッケージサイズと軽量化を実現しました。
容易な
実装性
従来のCSP実装設備で対応可能なため、ベアチップ実装に比べて容易に実装することができます。他の既存パッケージや受動部品との混載も可能です。(なお、実装信頼性を高めるために、アンダーフィルの使用を推奨します。)

チップ
サイズ※
4mm×4mm 3.5mm×3.5mm 3mm×3mm 2.5mm×2.5mm
端子ピッチ
0.5mm 0.4mm 0.5mm 0.4mm 0.5mm 0.4mm 0.5mm 0.4mm
最大端子数
49
(7×7)
81
(9×9)
36
(6×6)
49
(7×7)
25
(5×5)
36
(6×6)
16
(4×4)
25
(5×5)
※長方形のチップ形状でも可能。
断面
構造例
断面構造例
LGA(Land Grid Array Packege)
このページのトップへ
サイトマップ 製品に関するご注意
サイトポリシー COPYRIGHT